உருவ மூடி

Interconnect tree optimization algorithm in nanometer very large scale integration designs

This thesis proposes a graph-based maze routing and buffer insertion algorithm for nanometer Very Large Scale Integration (VLSI) layout designs. The algorithm is called Hybrid Routing Tree and Buffer insertion with Look-Ahead (HRTB-LA). In recent VLSI designs, interconnect delay becomes a dominant f...

முழு விளக்கம்

Saved in:
நூற்பட்டியல் விவரங்கள்
தலைமை எழுத்தாளர்: Eh Kan, Chessda Uttraphan
வடிவம்: Thesis
வெளியீடப்பட்டது: 2016
பகுதிகள்:
TK7800-8360 Electronics
நிகழ்நிலை அணுகல்:http://eprints.uthm.edu.my/9178/
http://eprints.uthm.edu.my/9178/1/Chessda_Uttraphan_Eh_Kan.pdf
குறியீடுகள்: குறிச்சொல் இணை
குறியீடுகள் இல்லை, இந்த குறிச்சொல்லை முதலில் பதிவு செய்யுங்கள்!

இதே போன்ற பொருட்கள்