உருவ மூடி

Iterative RLC models for interconnect delay optimization in VLSI routing algorithms

Buffer insertion (van Ginneken, 1990), and wire-sizing techniques (Lillis, Cheng and Lin, 1996) have been widely used to minimize global interconnect delay path between interconnect source and sink points. These techniques rely on delay models (Pileggi, 1995) to estimate buffer insertion points – fr...

முழு விளக்கம்

Saved in:
நூற்பட்டியல் விவரங்கள்
தலைமை எழுத்தாளர்கள்: Md. Yusof , Zulkifli, Hani, Mohamed Khalil, Shaikh Husin, Nasir, Marsono, Muhammad Nadzir
வடிவம்: Book Section
மொழி:English
வெளியீடப்பட்டது: Penerbit UTM 2008
பகுதிகள்:
TK Electrical engineering. Electronics Nuclear engineering
நிகழ்நிலை அணுகல்:http://eprints.utm.my/31035/
http://eprints.utm.my/31035/1/MohamedKhalilHani2008_IterativeRLCModelsforInterconnectDelay.pdf
குறியீடுகள்: குறிச்சொல் இணை
குறியீடுகள் இல்லை, இந்த குறிச்சொல்லை முதலில் பதிவு செய்யுங்கள்!
இந்த கருத்தை முதலில் விட்டுச்செல்லுங்கள்!
நீங்கள் முதலில் உள்நுழைந்திருக்க வேண்டும்

இதே போன்ற பொருட்கள்