Diameter Optimization of Nano-scale SiNWT Based SRAM Cell

This paper represents diameter and logic voltage level optimizations of 6-Silicon Nanowire Transistors (SiNWT) SRAM. This study is to demonstrate diameter of nanowires effects at a different logic voltage level (Vdd) on the static characteristics of Nano-scale SiNWT Based SRAM Cell. Noise margins (N...

முழு விளக்கம்

Saved in:
நூற்பட்டியல் விவரங்கள்
தலைமை எழுத்தாளர்கள்: Naif, Yasir Hashim, Hadi, Manap
வடிவம்: Conference or Workshop Item
வெளியீடப்பட்டது: 2015
பகுதிகள்:
நிகழ்நிலை அணுகல்:http://iccsce.acscrg.com/
http://iccsce.acscrg.com/
http://umpir.ump.edu.my/11635/1/ICCSCE2015%20Paper.pdf
குறியீடுகள்: குறிச்சொல் இணை
குறியீடுகள் இல்லை, இந்த குறிச்சொல்லை முதலில் பதிவு செய்யுங்கள்!